Desain termal kemasan elektronik

Dengan pengembangan produk elektronik menuju integrasi tinggi, kinerja tinggi dan multi-fungsi, semakin banyak jalur I / O chip, kecepatan chip semakin cepat, dan daya juga semakin tinggi, yang mengarah untuk serangkaian masalah seperti peningkatan suhu perangkat dan kepadatan daya. Menggunakan teknologi CAE, kinerja perangkat elektronik dapat diprediksi, dan dimensi struktural dan parameter proses dapat dioptimalkan, sehingga dapat meningkatkan kualitas produk, memperpendek siklus pengembangan produk, dan mengurangi biaya pengembangan produk.

Berikut ini adalah pengenalan singkat teknologi simulasi CFD dalam memecahkan beberapa masalah rekayasa umum di R& D proses kemasan elektronik:

1.Analisis distribusi suhu dalam paket chip.

2.Analisis jalur aliran panas dalam paket chip.

3. Analisis simulasi ketahanan termal di bawah standar JEDEC setelah pengemasan chip.

Dalam desain termal pengemasan chip, kita perlu mempertimbangkan kinerja perpindahan panas pengemasan chip dengan struktur yang berbeda, dan menyediakan model pengemasan chip untuk level papan atau analisis termal level sistem. Perangkat lunak Icepak dapat secara langsung menghasilkan model struktur chip yang terperinci sesuai dengan informasi perangkat lunak ECAD, yang nyaman bagi para insinyur untuk memprediksi distribusi suhu dan desain optimasi termal kemasan chip.